1 files changed, 4 insertions, 4 deletions

diff --git a/parnas-a-rational-design-process.rst b/parnas-a-rational-design-process.rst
index a95168b..cb21ce1 100644
--- a/parnas-a-rational-design-process.rst
+++ b/parnas-a-rational-design-process.rst
@@ -394,9 +394,9 @@ Page 12
 
 -  被访程序的参数；
    
--  被访程序对彼此的作用；
+-  被访程序之间的相互影响；
    
--  时间约束与精度约束 （如果需要）；
+-  时间约束与精度约束 （必要时）；
    
 -  意外事件 (undesired events) 的定义（禁止发生的事件）；
    
@@ -408,9 +408,9 @@ Page 12
 D. 设计并记录模块内部结构
 ````````````````````````````````````````````````````````````````````````````````      
 
-一旦指定了模块接口， 除了评审外，它的实现可以作为独立任务去执行。 但是，开始编码之前， 我们想在模块设计文档中记录主要的设计决策。 这个文档的目的是允许编码前对设计有效的评审， 并向未来的维护程序员解释代码背后的意图。
+一旦指定了模块接口， 除了评审外，它的实现可以作为独立任务去执行。 但是，开始编码之前， 我们想在模块设计文档中记录主要的设计决策。 设计该文档的目的是允许编码前对设计有效的评审， 并向未来的维护程序员解释代码背后的意图。
 
-在某些情况下， 模块被简单地分成子模块， 子模块的设计文档是另一个模块指南，其设计过程在上文的B步骤继续。 
+在某些情况下， 模块被简单地分成子模块， 子模块的设计文档是另一个模块指南，其设计过程在上文B步骤继续。 
 
 
 Page 13